01 / 12Verilog
Синтез Логика
Yosys
Открытый фреймворк для синтеза RTL в цифровую логическую сеть.
RTL → NETLISTОткрыть ↗
/ 01 — PROJECT INDEX
ОТКРЫТЫЙ
КАТАЛОГ_
Инструменты, технологические библиотеки и платформы, из которых складывается экосистема открытого ASIC-дизайна.
THE OPEN SILICON STACK12 ЗАПИСЕЙ / 04 КАТЕГОРИИ
ПОКАЗАНО: 12 ПРОЕКТОВВСЕ ССЫЛКИ ВЕДУТ НА ОФИЦИАЛЬНЫЕ РЕСУРСЫ ↗
02 / 12PLACE & ROUTE
Физический дизайн Топология
OpenROAD
Инструменты размещения, построения тактовой сети и трассировки.
NETLIST → GDSIIОткрыть ↗
03 / 12PIPELINE
Поток проектирования Автоматизация
LibreLane
Воспроизводимая инфраструктура для ASIC implementation flow.
FLOW AUTOMATIONОткрыть ↗
04 / 12130 NM
Открытый PDK Техпроцесс
SKY130
Технологические правила и библиотеки для процесса SkyWater 130 nm.
PROCESS DESIGN KITОткрыть ↗
05 / 12180 NM
Открытый PDK Техпроцесс
GF180MCU
PDK для 180-нм технологии GlobalFoundries, ориентированной на MCU.
PROCESS DESIGN KITОткрыть ↗
06 / 12130 NM
Открытый PDK Техпроцесс
IHP Open PDK
PDK для 130-нм BiCMOS: аналоговые, цифровые и RF-дизайны.
SG13G2 / BiCMOSОткрыть ↗
07 / 12CHIP SHUTTLE
Программа tapeout Производство
Tiny Tapeout
Образовательная платформа для отправки небольших дизайнов на производство.
LEARN → FABОткрыть ↗
08 / 12SOC HARNESS
SoC-платформа Интеграция
Caravel
Открытый шаблон SoC с пользовательской областью для интеграции проектов.
USER PROJECTОткрыть ↗
09 / 12TIMING
Анализ таймингов Проверка
OpenSTA
Статический анализ временных ограничений цифрового дизайна.
STAОткрыть ↗
10 / 12LAYOUT
Верификация layout Топология
Magic VLSI
Редактор топологии с DRC и средствами проверки физической реализации.
DRCОткрыть ↗
11 / 12GDS / OASIS
Просмотр layout Проверка
KLayout
Редактор и просмотрщик GDS/OASIS с возможностями DRC и LVS.
VIEW & VERIFYОткрыть ↗
12 / 12MEMORY
Генерация памяти Память
OpenRAM
Открытый генератор компиляторов SRAM для исследовательских потоков.
SRAM GENERATIONОткрыть ↗
Ничего не найдено.
Попробуй другой запрос или сбрось фильтр.
!
Открытость исходников не означает автоматическую готовность к промышленному производству. Уточняй лицензии, PDK, ограничения и актуальную документацию каждого проекта.